JA 0112348 JUL 1983

(54) SEMICONDUCTOR DEVICE

~(11) 58-112348 (A)

(43) 4.7.1983 (19) JP


(21) Appl. No. 56-211715

(22) 25.12.1981

(71) FUJITSU K.K. (72) NOBUHIKO MIZUO (51) Int. CP. H011.23/12,H011.23/48

PURPOSE: To obtain a chip carrier mounted semiconductor device having a struc-

CONSTITUTION in a structure wherein the mount density is most enhanced. semiconductor memory devices 35 are erected and arranged on the wiring substrate in a state that each is contacted on the upper and lower surfaces, and the pin external conductive terminal 21 of each semiconductor memory device 35 is inserted into a fixed through hole 37 in the wiring substrate 36, then soldered and fixed. On a coat external conductive terminal 22 the common signal terminal in each memory device 35, a series of common signal wires constituted respectively of conductor 39 are soldered at every row. Two pieces of the pin external conductive terminal are provided, but any number of pieces are available as required. Or, one, which is bar form and formed by burying one end in the carrier, can be also used. While, the cap can be formed of ceramics. Further, it is applicable to a metallic package and a plastic package.



.10以中導体ICナップ、11はポンティング・ 指 イステド、12はアルミニウム(A4)号のボンデ ②ご言ング・カイケ、1 3は金(A 4)/ビリコン (81)層を示している。

このような制造を有する従来のチップ・キャリ アに実装された半導体IC袋底は、計算機システ **人等に配設される配線基根に対して底面を下にし** : 广 ・ て水平に(平皿)実装される。その実践状態を示 したのが第2回で、原中14は貧犯テップ・キャ サ丁夫装得点の半導体IC装置、15はセラモノ ス式るいはプラスナクスにより形式された配益者。 表、16世紀部ペターン、6世前紀外等領子、17 は平田等のろう材を表わしている。

> 上記のように従来のナップ・キャリア実験構造 の半導体IC装置に於ては記録基準に対して干値 天袋がせされるために、ナップ・キャリアの干薬 後によって実験密度が制築され更に実施密度を再 めるととができなかった。

## (4) 発明の目的

- -

本発明は上記問題点に能み、配舗基板に対して

プ・キャリア23上に何えば会員キャップ28が 台巻されてたっている。 たか単記チップ・キャリ ア23に於けるピン状外部導電網子21は、強常 構造の内部配置えるもからナップ・キャリア28 ・の一個語に延出された外部配線までα上に鉄/二 ッケル企会等通常の帽子材料からたる例えばピン 秋打抜き加工片が低ろう2 8等によりろう付けさ れて形成され、又被請款外部導電箱子22位内部 配節268からナップ・キャリア230世紀以外 の三気能に導出された外部配置 2 7 b 上に会めっ 「き年が集されて形成される。そして中華休メモリ ・ナップでもは通常構造のナップ・スポージです ・上に点/シリコン合会80年を介してろう付ける " れ、例えば鮮半導体メモリ・ナップを4のナップ \*\*・『センクト娘子等テップ国家の信号が花されるパ プド畑子でしょとピン状外部は電畑子に接続する ・内部記載をもしとがアルミニタム等のポンディン ディ・ワイヤ31により参説される。又入出力増予、 \* は気候子等もメモリ・チップに対して失道に記載 「されるペラド娘子31bと被請状外部海洋婦子22 乗回に要用することが可能を解放を有するナ ・ヤマリア共鉄の中導体鉄度を提供し、共鉄1 を向上せしめるととを目的とする。

## (6) 発明の構成

本発明は単導体袋質に於て、単導体ナップが、 ---外部質節にピン状の導電増子を有し他の外部質 面に被算状の減増地子を有するナップ・キャリア 化夹袋されてなるととを特象とする。

## (1) 発明の実施例

以下本発明を、半導体メモリ袋獣に於ける一実 推奨化ついて、お3回化示す。上面回付。単面回付。 A - A ' 矢視新面の付。下面の何、及びれる間に 示す実装方法に於ける一笑銘列の上面数代。集画 園(4を用いて評細に収明する。

本発明を適用した半導体メモリ装置は、何えば 息3回句。何。付。付に示すよう、一貫悪に何え ば2〔本〕のピン状外部導撃増予21が配登され、 佐の三角道に反复数の被談状外部導管伸子 2.2 が 配設されたセラミッグ・チップ・キャリアン3件 化単級休メモリ・テップ20が完美され、はテッ 🎾

化装炭する内部配款26mとがメンディング・ワ イヤるまにより要好される。本発表の概念に於て は、通常とのようにピン状外部導電炉子21モナ ップ・センタト畑子等各メモリ袋製に固有な保り **郷子とし、被ਡ状外部は毛畑子22を入出力増子** 求るいは毛根菓子寺名メモリ袋鼠に対する共通会 サの囃子とする。 そして上記のように半導体メモ リ・テップ26が矢袋されたテップ・キャリア2 上面に形成されている通常構造の対止枠33上に 鉛/錫合会等のろう材る4を介して会員キャップ 25が気管にろう付けされてもっている。

本発表の構造を有する単導体装置は盆単導体を 愛に記録されたピン状外部 導電地子を介して配き 基板上に立てて実典するととができる。

据る数は前記実施例に示した半導体メモリ鉄 の実装例を表示したもので、簡中21はピン状列 部項电超子(数有值分加子)。2.2 红妆像长外叶 返せ知子(共通名分類子)、23はセラミック・ ナップ・キャリア、28は金属キャップ、3(呉 なろうが、38位単導体メモリ会配、36<sup>位(</sup>

放英英帮政化处于 **1地の王セフ部子** 立て並べられ、名 外部福建總子2 1 スルーホールコア そされる。 せんて, 在分類子である被目 外色にそれぞれ得る 並が牛田付けされる なか上記気が外に 2〔本〕投けたが。。 さしつかえない。又1 で一種水牛+リア内は のでも良い。又ナナナ 6.長い。単に又本発明

7. 26 a & G 2 6 b L 6 位外等配差。 2 8 位金 テーツ、30日金/シリ b はべ。ド菓子、3.2 は 33位别业种、34位5 9供量、3·6位配置基础、 3 8 红华田、 3 9 红褐麓 4

ナックペッケージにも

代理人 弁理士

全国为专业等的企业。 全国为专业等的企业。 全年提供上、发展等层

さて、半導体ナップが、 管理子を有し他の外部側 有するナップ・キャリア 毎数とする。

「メモリ鉄能に於ける一共 に示す上面型(1)。 無面型(4)。 下面型(4)、及び其4型(5) 一実施例の上面型(1)。 何面 明する。

場体メモリ教養は、何えば 化示すよう、一質医に何え は臨場管理子21が配数され、 つ被談状外部等管理子22が ア・ナップ・キャリア23円 ップ24が実装され、抜ナッ

26 ポポンティング・ワ されし、本発明の禁止に共て ピン状外部選挙#子21をナ 格合メモリ狭理に監督な信号 |福場電腦子202を人出力銀子 16メモリ 装置に対する共通信 として上記のごうドギ海体メモ 民族されたナップ・デッリア23 いる遠常構造の対土井3、3 上に う材まるを介じて全まやマップ 付けされてなっている。か・ 有する地帯体製金は哲学場体製 !ン状外部導電路子を介して配置 を集するととかできる。 兵権例に示した半導体ナモリ したもので、田中でしはピン株 · 文· 2 3 红龙具牛

ナノス等からたる配舗基板、37 3 8女半日、3 9女導館を使わ

を少上記具集例に於てはピン状外部場を相子を 2 (本)設けたが、該相子は必要に応じ何本でも さしつかえない。又数ピン状外部導を相子は単伏 で一郎がヤャリア内に最め込まれて形成されたも のでも良いシスキャップはセラミックスであって も良い。更に又本提明は金属ペッケージ。プラス ナックペッケージにも適居するととができる。

プ、26a及び26bは内部記載、27a及び27 bは外部記載、28は扱うう、29はテップ・ス テージ、30は全/シリコン合金、31a及31 bはペッド相子、32はポンティング・ワイヤ、 33は対止枠、34はろう材、36は半導体メモ リ鉄度、36は配載基製、37はスルーホール、 38は外国、39は準備を示す。

は 発明の効果

以上収明したように本発明の構造を有する半導体装置は、配離高級上に立てて実践することができる。そこで減く固に示すようを配離高級上への実施方法が可能であり、固からも明らかなように使用の平面実践構造に比べて実践影響を大幅に向上せしめることができる。


使って本発明は計算機システム等の高速化、小型化に対して有効である。


## 4. 葡萄の簡単な説明

第1回に従来病血の断回回付及び下回回向、無 2回に従来の突延構造の断回模式図、無3回は本 発明の半導体延進に於ける一実施何の上面回付。 無回即何。 A ~ A <sup>4</sup> 矢視断面回付。下面回闩で、 無4回は本発明の半導体接近に於ける一実が何の 上面回行及び供面即向である。


間に於て、21はピン秋外部将軍却子(財育包号地子)、22は被請秋外部将軍却子(共造信号地子)、23はセラミック・テップ・キャリア、24は半導体メモリ・テップ、25は全員キャッ

**36 1 27** 






基 2 周





-239- BEST AVAILABLE COPV

CODAYCE!

(4)







BEST AVAILABLE COP